FPGA vývoj

Cenová politika PGA komponentů již není překážkou pro mnoho cenově citlivých systémů a s dostupností paměti na čipu a makroprocesorů se paradigma SoC (System on Chip) stává aplikovatelným na stále více návrhů. V Design Interface jsme vybudovali užitečnou knihovnu osvědčených funkcí, které lze přímo vložit do nových návrhů, nebo, jak je častěji zvykem, přizpůsobit tak, aby co nejlépe vyhovovaly aplikaci. Například náš blok synchronního DRAM řadiče se stal základem několika verzí, některé jsou laděny pro náhodný přístup k cache řádkům, jiné pro dlouhé přenosy, jako je streamování dat. V současnosti je většina našich vývojových a testovacích stanic FPGA založena na VHDL, což je v Evropě běžné.